PAT-NO:

JP401013771A

DOCUMENT-IDENTIFIER: JP 01013771 A

TITLE:

SEMICONDUCTOR NON-VOLATILE MEMORY

PUBN-DATE:

January 18, 1989

INVENTOR-INFORMATION:

NAME

ISHII, KAZUTOSHI

ASSIGNEE-INFORMATION:

COUNTRY

SEIKO INSTR & ELECTRON LTD

N/A

APPL-NO:

JP62170419

APPL-DATE: July 8, 1987

INT-CL (IPC): H01L029/78

US-CL-CURRENT: 257/E27.103

ABSTRACT:

PURPOSE: To improve electrical characteristics by using a crystallized semiconductor film through lateral solid growth employing one part of a semiconductor substrate as a seed crystal as a region of a floating gate electrode, where carriers are injected or drawn.

CONSTITUTION: A gate oxide film 12 and a tunnel insulating film 11 are shaped onto a p-type semiconductor substrate, and an n<SP>-</SP> laver as an electrode is formed through ion implantation, etc. An amorphous semiconductor film 21 is deposited through CVD, sputtering etc. Windows as seed crystals are bored near the tunnel insulating film in each memory cell. Sections up to the region of the tunnel insulating film 11 are changed into a single crystal through high-temperature annealing in an inert gas. An inter-layer insulating film 13 and a polycrystalline semiconductor film 24 are deposited and a control gate electrode 33 and a floating gate electrode 34 are patterned, and an n<SP>+</SP> impurity is injected through ion implantation to shape a source region 5 and a drain region 4. An inter-layer insulating film 14 is deposited, a contact hole is bored, and an all-layer electrode wiring is formed. Accordingly, a crystallized semiconductor film can be formed to injection-erasing sections in a non-volatile memory, and the electrical characteristics of the tunnel insulating films can be improved.

COPYRIGHT: (C)1989,JPO&Japio

DERWENT-ACC-NO:

1989-063535

DERWENT-WEEK:

198909

COPYRIGHT 1999 DERWENT INFORMATION LTD

TITLE:

Non volatile memory with improved tunnel film characteristic - has carrier injecting region mfg. by growing seed crystal in lateral direction NoAbstract Dwg

1,2/6

PATENT-ASSIGNEE: SEIKO DENSHI KOGYO KK[DASE]

PRIORITY-DATA: 1987JP-0170419 (July 8, 1987)

PATENT-FAMILY:

PUB-NO

PUB-DATE

LANGUAGE

PAGES MAIN-IPC

JP 01013771 A

January 18, 1989

N/A

005 N/A

APPLICATION-DATA:

PUB-NO

APPL-DESCRIPTOR

APPL-NO

APPL-DATE

JP 01013771A

N/A

1987JP-0170419

July 8, 1987

INT-CL (IPC): H01L029/78

ABSTRACTED-PUB-NO:

EQUIVALENT-ABSTRACTS:

TITLE-TERMS: NON VOLATILE MEMORY IMPROVE TUNNEL FILM CHARACTERISTIC CARRY INJECTION REGION MANUFACTURE GROW SEED CRYSTAL LATERAL DIRECTION **NOABSTRACT**

DERWENT-CLASS: U12

EPI-CODES: U12-D02A1;

⑩ 日本国特許庁(JP)

⑩ 特許出願公開

母 公 開 特 許 公 報 (A) 昭64-13771

@Int_Cl_4

識別記号

庁内整理番号

母公開 昭和64年(1989)1月18日

H 01 L 29/78

371

7514-5F

審査請求 未請求 発明の数 1 (全5頁)

49発明の名称

半導体不揮発性メモリ

②特 願 昭62-170419

20出 願 昭62(1987)7月8日

70発明者 石井

和敏

東京都江東区亀戸6丁目31番1号 セイコー電子工業株式

会社内

⑪出 願 人 セイコー電子工業株式

東京都江東区亀戸6丁目31番1号

会社

明初音

1. 発明の名称

半導体不揮発性メモリ

2. 特許請求の範囲

(1) 浮遊ゲート電極の、少なくともキャリアの注 入あるいは引抜きを行う領域として、半導体基板 の一部を種結晶とする機方向固相成長による結晶 化半導体膜を用いたことを特徴とする半導体不揮 発性メモリ。

四メモリセルの過電液保護抵抗として前配結晶 化半導体膜を用いたことを特徴とする特許請求の 範囲第1項記載の半導体不揮発性メモリ。

3. 発明の詳細な説明

〔産業上の利用分野〕

この発明は、電子計算機。通信機、ファクシミ リなどの電気機器に用いる半導体不揮発性メモリ に関する。

(発明の概要)

さらに詳細には、この発明は薄い絶縁膜にホットエレクトロン(あるいはホットホール)や Powler-Nordheim の電流を利用してキャリアを往 入あるいは引抜き(消去)。浮遊ゲート電極の電位 を任意に変えることができるMIS型不揮発性メ モリに関するものである。

注入・抗去領域がある深い絶縁膜上の浮遊ゲート部分を結晶化半導体膜を用いることにより、深い絶縁膜の電気特性を改善し、偶発故障率を低く 抑え、参習りを向上させることができる。

また、同一の結晶化半導体膜を保護抵抗として 用いることにより、温度特性のよい保護回路を構 成できる。

〔従来の技術〕

第2回に従来の浮遊ゲートを用いたMIS型不 環発性メモリの構造を示す。電荷の注入、引抜き は浮遊ゲート電極34と容量結合している朝御ゲー ト電極とドレイン電極に高い電圧(約20 v)を印 加することにより、トンネル絶縁膜11にPowler-Bordheim電波を波すことにより行われる。従来は

これに対し、浮遊ゲート電極に結晶化シリコン 膜を採用すれば上記の欠点は解消されるが、ウェ ハーの全領域を結晶化する場合は、歩留りが極め て低く実用化されていない。

また、1 C内部で昇圧回路を持ち、審換えに必要な高電圧(約20 v)を発生している不揮発性メモリでは、絶縁膜の破壊の際にメモリセルに大きなプログラム電流が流れ、昇圧出力電圧が低下するのを防ぐために保護抵抗を挿入する場合がある。この保護抵抗を多結晶シリコン膜で形成した場合には、抵抗値の温度変化が大きく、設計が非常に

極は結晶化される。

(作用)

浮遊ゲート電極と半導体基板間の薄いトンネル 絶縁膜からなる電荷注人部において、浮遊ゲート 電極が、半導体基板と同一の面方向を持つ結晶化 膜であるため、浮遊ゲート電極とトンネル絶縁膜 の界面は非常に平坦性がよく、局所的な電界集中 が生じにくくなる。

さらに、浮遊ゲート電極と半導体基板材料が同 一なので、層間のストレスも最小となるりうる。 従って、薄い絶縁膜の持つ特性を十分に引き出す ことができる。

(実施例)

第1図に本発明の実施例である浮遊ゲート型の 不揮発性メモリの断面図を示す。第1図において 浮遊ゲート電極34は、制御ゲート電極33と容量結合されており、その一部に薄いトンネル絶縁膜11 を用いた電荷注入部41を持つ。そしてこの電荷注入部41の上に浮遊ゲート電極34は結晶化膜を用い ている。電荷注入部41は、小さい町位の方が、制 複鍵になる。

(発明が解決しようとする問題点)

本発明はMIS型不揮発性メモリの浮遊ゲート 電極材料として、多結晶半導体膜と、再結晶化半 導体膜を用いることにより薄い絶縁膜の電気特性 (絶縁耐圧、破壊電流値、偶発故障等)を改善し、 従来の再結晶化プロセスの低歩留りをも改善しよ うとするものである。

また、この工程で得られる再結晶化膜を用いて 温度変化の少ない保護抵抗を持つ不揮発性メモリ を実現しようとするものである。

(問題点を解決するための手段)

機方向固相成長法による、成長距離はIshiwara らによると(H.Ishiwara et al Appl.Phys.Leff 43.1028 1983) 5~6 μm以上ある。一方、不揮発性メモリの注入・消去領域は、フォトリソグラフィー等による最小加工寸法で良い。(例えば2μm²)。従って、種結晶領域からフォトリソグラフィーの最小加工特度の 2 倍以上の機方向固相成長法により、少なくとも注入・消去領域上の浮遊ゲート電

御ゲート電極33と浮遊ゲート電極34の容量結合化が大きくとれるので、通常は、フォトリングラフィー技術により、その最小パターンで形成される。電荷の注入、引抜きは、扱う電荷を電子とした場合、次のようなパイアスを各電極に印加する。まず、注入時には、制御ゲート電極33に20 ▼程度の電圧を印加し、ドレイン電極32を接地電位とする。浮遊ゲート電極34の電位は、制御ゲート電極33により高くなり、トンネル絶縁膜11の中をPowler-Nordheim電波が流れ、浮遊ゲート電極34中に電子が注入される。

電子の引き抜きは、ドレイン電極32に20 V程度 の電圧を印加し、制御ゲート電極33を接地電位と することにより同様に行われる。

次に第1図に示す本発明の不揮発性メモリの製造方法の一例を第4図(a)~(d)を用いて説明する。 第4図(a)において、P型半源体基板上に設出しトランジスタ用のゲート酸化膜12および注入・消去 用のトンネル絶 膜 (50~ 200 Å)11 を熱酸化等により形成する。この後、半導体基板上電極とな るn 層をイオンインプラ等により形成する。さらに、CVD, スパッタ等により非晶質半導体膜21を堆積する。この場合、多結晶シリコン膜を堆積し、Si等をイオンインプラし、非晶質化しても良い。

第4図向において、各メモリセルのトンネル絶縁膜の近く(フォトリン等による最小加工特度の2~4倍程度の距離内)に種結晶となる窓開けを行う。そして、この種結晶を使って、不活性ガス中の高温(600で以上)アニール、ランプアニール、レーザーアニール等により、少なくともトンネル絶縁膜11の領域まで、単結晶化する。いずれの場合も各メモリセル内に種結晶を持ち、この周囲10° μπ程度の領域を結晶化すればよいので、特別に複雑な技術は必要としない。

第4図向において、層間絶縁膜13および、多結 晶半導体膜24を堆積する。第4図向において、ア クティブイオンエッチ等により制御ゲート電極33 および浮遊ゲート電極34をパターニングし、イオ ンインプラによりロ・をドーピングし、ソース領 域3およびドレイン領域4を形成する。最後に層間地縁膜14を堆積し、コンタクトホールを開け、 全層電極配線をすれば第1図に示す不揮発性メモ リが完成する。

なお、種結晶の窓開け部は、浮遊ゲートのパタ ーニングの時に不要になってしまうので、同じ領域にコントクトホール等が形成でき、セル面積の 増加はほとんどない。

第5図(a)は、第1図の実施例をチップ上部から 見た不揮発性メモリのパターンであり、第5図(a) は、第5図(a)のA-A・線に沿った断面図である。 製御ゲート電極33は浮遊ゲート電極34と容量結合 している。選択ゲート電極35は、不揮発性メモリ に注入(あるいは消去)を行うか合むかの選択に 用いて、誤書込み(あるいは誤消去)を防ぐため のものである。

第6図(a)は、本発明の期の実施例の平面図を示す。第6図(a)は第6図(a)のB-B'線に沿った断面図である。この実施例では注入消去領域であるトンネル絶縁膜の領域をLOCOS領域と浮遊ゲ

ート電振のパターンの論理積から決める。

また、結晶化半導体膜を保護抵抗(数~数十メガオーム)として用いて、メモリセルのドレインで低に直列に接続したものである。多結晶シリコン膜では不被物識度が10¹⁰cm⁻⁸以下になると比抵抗の温度特性が悪くなる。例えば25でから 125でに上昇すると約 2 桁比抵抗が減少する。これに対し、結晶化シリコン膜では50%以下である。

(発明の効果)

以上、説明したように本発明により、不揮発性 メモリの注入・消去部に結晶化半導体膜を簡単に 形成でき、トンネル絶縁膜の電気特性を向上させ ることができる。この結果、従来の多結晶半導体 膜に比べ破壊電流値が大きくなり、高往入電流で のアクセスが可能となり、書込み速度が速くなる。 またTDDBも良くなり、書換え回数が増大する。 さらに、温度特性の良い保護抵抗膜も同時に形成 できる。

4. 図面の簡単な説明

第1回は本発明の不揮発性メモリの断面図、第 2回は従来の不揮発性メモリの断面図、第3回は 従来の不揮発性メモリの電荷往入部の拡大断面図、 第4回回~何は本発明の不揮発性メモリの製造工 程順断面図、第5回回。向は各々本発明の不揮発 性メモリの平面図とその断面図、第6回回。向は それぞれ過電流保護抵抗を集積した不揮発性メモ リの平面図とその断面図である。

1・・・半導体蒸板 (あるいはウェル)

2・・・基板内電極用拡散領域

3・・・種精晶窓開け部

4・・・ドレイン領域

5・・・ソース領域

11・・・トンネル絶縁膜

12・・・競出ゲート絶縁数

13.14 · 層關拖絲膜

21・・・非晶質半導体膜

22 · · · 枯晶化半導体膜

23・・・多結晶半導体膜

31・・・ソース電極

特開昭64-13771(4)

32・・・ドレイン電極

33・・・制御ゲート電極

34・・・結晶化の浮遊ゲート電極


35・・・多結晶膜の浮遊ゲート電極

36 · · · 過電流保護用抵抗膜

41・・・電荷往入部


以上


出願人 セイコー電子工業株式会社




本発明の不拝発性メモリの町面図


弗 1 図







従来の不揮免性メモリの包荷法入部の 拡大財面図 第 3 図













本発明の不揮発性メモリの製造工程を示す的面図 第 4 図





本発明による不揮免性メモリの平面及び断面図 第 5 図





過電流保護抵抗を集損した不揮発性メモリの平面及び断面図 第 6 図